HohenlindnerStrasse 18

85622 Feldkirchen

Germany

Tel +49 (0)89 24223788

ogheri@alessandroogheri.com

http://www.alessandroogheri.com

Alessandro Ogheri

Herkunft

Ich bin in Italien am 5.ten Oktober 1973 in Verona geboren. Ich bin mit Giorgia verheiratet.

Wir haben eine Tochter, Lisa, und einen Sohn, Thomas.

Berufserfahrung

April  2014 – jetzt freelance                        Infineon,Munich

Freelance consulting engineer für Infineon Semiconductors AG

Ich arbeite an den Firmware für den uController des neuen Flash Memory Controller Devices. Dazu arbeite ich an die Verifikation Umgebung dafür.

April  2012 – Maerz 2014 freelance                        Intel,Munich

Freelance consulting engineer für Intel Mobile Communications

Ich habe an   SystemC based TLM-abstraction-level Reference Models gearbeitet.

Jan 2010 – Apr 2012         freelance                            Infineon ,München

Freelance consulting engineer für Infineon Semiconductors

Ich arbeite  an die Entwicklung von Specman und eRM-basierten Umgebungen. Die microchips finden Einsatz in dem Not Volatile Memories Bereich.

Apr 2009 – Oct  2009         freelance                              NEC,Düsseldorf

Freelance consulting engineer für NEC Europe

Ich habe gearbeitet  an die Entwicklung von SystemVerilog- und OVM- basierten Verifikationumgebungen fuer die zwei Projekten „Dx4H3“ und „CastorIII“. Die microchips finden Einsatz in dem Dashboard automotive Bereich.

Apr 2008 – Oct 2008         freelance                                     Kista,Sweden

Freelance consulting engineer für Ericsson

Ich habe an die Entwicklung von specman- basierten Verifikationumgebungen fuer die zwei Projekten „ULMA“ und „VENUS“ gearbeitet. Die microchips finden Einsatz in LTE Baseband und WCDMA Baseband Radio Stationen.

Jan 2008 – Mar 2008         freelance                                         Muenchen

Freelance consulting engineer für Micronas GmbH

Ich war beteiligt an die Entwicklung von systemc- und specman- basierten Verifikationumgebungen.

Oct 2007 – Dec 2007          freelance                                 E.S.A.,Holland

Freelance Product Assurance Manager für E.S.A.

Zwischen Oktober 2007 und Dezember 2007 bin ich als Product Assurance Manager für die europäische Raumfahrt Agentur (E.S.A.) in Holland tätig gewesen. Die Aufgaben habe ich teilweise remote aus Italien und Deutschland, und teilweise in Holland erledigt. Ich war verantwortlich für die Herstellung von dem Produkt Assurance Plan, d.h. den Dokument, der identifiziert welche Maßnahme und welche Aktivitäten zu betrachten sind, um den Produkt zu qualifizieren, sodass er die Spezifikation von der Raumfahrt Agentur einerseits, und die Design- und Verifikation- Spezifikationen andererseits, erfüllt.

Aug 2007 – Sep 2007          freelance                                  Kista,Sweden

Freelance consulting engineer für Infineon Semiconductors AG

In August 2007 und September 2007 bin ich für Infineon Kista tätig gewesen. Für diesen Kunde habe ich eine Specman basierte Verifikation Umgebung entworfen.

Die Umgebung wird benutzt, um einen Multi-Master und Multi-Slave Dual-Bus Design zu verifizieren.

Die Umgebung ist nach der Specman eRM Methodik gebaut, und benutzt einige mit Specman mitgelieferten eVCs (e Verification Components) und einige, die kommerzielle Add-On sind: den vr_ahb AHB Verifikation eVC und den vr_ad Speicher und Register eVC.

Nov 2006 – Jul 2007          freelance                                         Muenchen

Freelance consulting engineer für Micronas GmbH

Seit dem 1ten November 2006 bin ich als frei Berufler tätig. Der erste Kunde ist Micronas GmbH, für den ich fortgeschrittene VerifikationUmgebungen mit dem Specman Tool von Verisity und der „e“ Verifikation Sprache entworfen habe und weiter entwickle.

April 2005-Nov 2006      Micronas,GmbH                                Muenchen

Verification Project leader

Seit April 2005 bin ich mit Micronas GmbH, eine Halbleiter-Firma in München. Dort arbeite ich als Verifikation ProjektLeiter fuer den CPU Module von dem neuen entwickelten Video-Chip.

Meine Aufgaben sind:

die Entwicklung vom VerifikationPlan,

die Einführung von neuen effizienten Verifikation Methoden,

die Verantwortung fuer die Erreichbarkeit von den Verifikation Zielen.

 

2001-März 2005             Cadence Design Systems,GmbH       Muenchen

Senior Support Engineer

In 2001 habe ich die Abteilung gewechselt, und habe angefangen, bei der Post-Sales Support Abteilung zu arbeiten.

Dort meine Aufgaben waren, unsere Produkte im Front-End Digitale Simulation und Verifikation Bereich (d.H. unsere VHDL, Verilog, SystemC Simulatoren, unseren Code-Coverage Tool, unseren Formale Equivalence Checking Tool (conformal) und unsere Transaktion-orientierte und Assertion-orientierte Tools) zu unterstuetzen.

Ich bin auf jedem Fall im Kontakt mit der alten Abteilung geblieben, und hatte noch manchmal die Gelegenheit, als Consulting Ingenieur bei einigen Kunden zu arbeiten.

Trainings zu geben, gehoert auch zu den Aufgaben, die ich bei Cadence hatte. Ich bin Teacher fuer die VHDL, Verilog, SystemC und C++ Kurse (ich bin Feabhas zertifizierter Trainer innerhalb von Cadence ) und fuer die NCSim Trainings.

In dieser Abteilung hatte ich auch die Moeglichkeit, manchmal mich mit Synthese und Static Timing Analysis zu beschaeftigen; ich habe mit unseren BuildGates und PKS Produkten gearbeitet.

In einem anderen Bereich, habe ich einen Java-Servlets und JSP-Basierten Training fuer den Cadence SystemC Kurs entwickelt.

 

2000–2001                    Cadence Design Systems,GmbH       Muenchen

Design consulting engineer

Ich habe fuer ein Jahr und halb als Design Consulting Ingenieur im digitalen Front-End Verifikation und Kodierung Bereich gearbeitet.

Meine Aufgabe sind folgende gewesen:

·         Kodierung von VHDL- oder Verilog- basierten RTL synthesizierbaren Block Beschreibungen (besonders, habe ich Teilen vom IRQ Controller von SLE88C und SLE66C von Infineon Semiconductors A.G. untersucht) und behavioralen Testbenches

·         Entwicklung von der entsprechenden Test-auflauf Umgebung mit Perl Skripten

·         Entwicklung von Regression Tests (assembly Patterns) fuer die oben genannten Infineon Mikrokontrolloren und fuer die Tricore Arkitektur.

 

 

1999–2000                    EnAip Veneto                              Verona, Italien

Teacher

Ich habe als Lehrer fuer einen Elektronik Kurs und fuer einen spezifischeren Motorola HC11 Kurs gearbeitet.

 

 

1998–2000                    I.Pro.M. s.r.l.                               Verona, Italien

Embedded systems designer

Ich habe als Entwickler fuer Digitale Netzwerk Kontrolloren gearbeitet.

Meine Aufgaben sind folgende gewesen:

die Entwicklung vom PCB mit Orcad, die Entwicklung fuer die digitale Logik auf den programmierbaren FPGAs von den PCBs (Xilinx 9500 und SpartanII Devices und QuickLogic Pasic FPGAs), die Entwicklung von Software in C und Assembly fuer die Mikrokontrolloren, die auf den Boards sind (MC68302/MC68360/Quadd von Motorola, PIC17cxxx Microchip, Siemens C166, Motorola HC11).

Auf der WebSeite von meiner damaligen Firma http://www.farsystems.it kann man einigen von meinen Boards sehen: MSC450, MSC441 und MSC442.

 

Schulung

1992–1998                    Universita’ degli Studi di Padova Padova,Italien

Diplom Arbeit mit folgendem Thema: “development of an ASIC prototype for the management of a digital communication network on railways using QuickLogic FPGAs” (in I.Pro.M. s.r.l.)

Hobbies

Laufen, Gitarre spielen.

Sprachen

Italienisch (MutterSprache), Englisch (relativ gut), Deutsch (relativ gut)

Weitere Kentnisse

C/C++ ProgrammierSprache (Feabhas zertifizierter Trainer von Cadence). Kentnisse von Visual C++ 6.0 und von Renesas HEW environment.

Assembly ProgrammierSprache fuer die obengenannte Mikrokontrolloren.

Java und JSP/Servlet Kenntnisse (mit Borland Jbuilder und Sun’s Netbeans schon gearbeitet)

Erfahrungen mit RedHat Linux, Solaris, HP-UX und Win2000 BetriebsSystemen.

Kentnisse von Ncsim (gut) und Modelsim (ziemlich gut) Verilog/VHDL Simulatoren.

Kentnisse von Ambit Buildgates Synthese Tool und Xilinx WebPack ISE.